本发明属于CMOS触发器技术领域，其特征在于：第一级锁存器采用由输入数据控制的改进的条件预充控制电路，减小了触发器自身的动态功耗和泄漏电流功耗；第一级锁存器的两个输出节点分别连接到两个独立的并具有相同电路参数的单时钟锁存器上，保证了触发器互补输出端的上升和下降的延时对称；把时钟信号接在控制充电电路的NMOS管上，减少了充电通路的寄生电容，提高了电路的速度；同时，在第一级锁存器中，减去了提供衬底偏置的额外的高电压电源线，简化了结构；本发明具有低漏电、低时钟信号摆幅、触发器输出端的上升和下降对称的优点。