容错系统、其中所用的控制装置、访问控制方法及控制程序
发明专利申请公布后的视为撤回
摘要
在构成容错系统的两个系统中，路由器(113)，在从CPU (111)向IO设备(123)的访问数据包中，赋予包括访问源以及访问目的地的ID码，和是否是同步访问的同步信息的标记信息。访问比较部(133)，具备：将来自CPU(111)的数据包分别保持在每个系统中的缓冲器(134、135)；基于向缓冲器(134、135)内的数据包所赋予的标记信息，判断数据包是否是同步访问的标记检查部(136)；在数据包为同步访问时，来自一方的系统的访问数据包向IO IF(121a)输出，删除来自剩余的系统的访问数据包的比较部(137)。从而，在容错系统中，可实现与处理器的同步/非同步状态对应的访问处理。
基本信息
专利标题 ：
容错系统、其中所用的控制装置、访问控制方法及控制程序
专利标题（英）：
暂无
公开（公告）号 ：
CN1818882A
申请号 ：
CN200510121729.5
公开（公告）日 ：
2006-08-16
申请日 ：
2005-12-19
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
水谷文俊
申请人 ：
日本电气株式会社
申请人地址 ：
日本东京都
代理机构 ：
中科专利商标代理有限责任公司
代理人 ：
汪惠民
优先权 ：
CN200510121729.5
主分类号 ：
G06F11/16
IPC分类号 ：
G06F11/16
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F11/00
错误检测；错误校正；监控
G06F11/07
响应错误的产生，例如，容错
G06F11/16
用硬件中的冗余作数据的错误检测或校正
法律状态
2008-07-23 ：
发明专利申请公布后的视为撤回
2006-10-11 ：
实质审查的生效
2006-08-16 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
