容错计算机复位方法及其系统
发明专利申请公布后的视为撤回
摘要
本发明所要解决的问题是可以在模块之间完全同步地复位容错计算机。包括步骤由其中一个模块来生成复位请求信号；将复位请求信号分为第一复位请求信号和第二复位请求信号；将第二复位请求信号传到其他模块；在一个模块内使第一复位请求信号延迟将第二复位请求信号传送到其他模块所需的时间；用以在一个模块内延迟的第一复位请求信号为基础生成的第一CPU复位信号来复位在一个模块中含有的至少一个CPU；用以传送到其他模块的第二复位请求信号为基础生成的第二CPU复位信号来复位在其他模块中含有的至少一个CPU。
基本信息
专利标题 ：
容错计算机复位方法及其系统
专利标题（英）：
暂无
公开（公告）号 ：
CN1794135A
申请号 ：
CN200510136912.2
公开（公告）日 ：
2006-06-28
申请日 ：
2005-12-20
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
阿部晋树
申请人 ：
日本电气株式会社
申请人地址 ：
日本东京都
代理机构 ：
中科专利商标代理有限责任公司
代理人 ：
汪惠民
优先权 ：
CN200510136912.2
主分类号 ：
G06F1/24
IPC分类号 ：
G06F1/24 G06F11/16
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F1/00
不包括在G06F3/00至G06F13/00和G06F21/00各组的数据处理设备的零部件
G06F1/24
复位装置
法律状态
2008-05-28 ：
发明专利申请公布后的视为撤回
2006-08-23 ：
实质审查的生效
2006-06-28 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
