设计带隙的MOS栅功率晶体管

专利权的终止

摘要

提高对瞬态电压的抵抗性并减小寄生阻抗的器件、方法和过程。提高了对非箝位感应开关事件的抵抗性。例如，提供了具有SiGe源的沟槽栅功率MOSFET器件，其中SiGe源通过减小基体或阱区中的空穴电流来减小寄生npn晶体管增益，从而减小闭锁条件的可能性。也可去除连接到该器件上的基体以减小晶体管的单元大小。还提供了具有SiGe基体或阱区的沟槽栅功率MOSFET器件。在体二极管导通时SiGe基体可减小空穴电流，从而减小其反向恢复功率损耗。还改进了器件的特性。例如，通过使用多晶SiGe栅减小了寄生栅阻抗，并且通过使用器件栅附近的SiGe层减小了沟道电阻。

基本信息

专利标题：

设计带隙的MOS栅功率晶体管

专利标题（英）：

暂无

公开（公告）号：

CN101036235A

申请号：

CN200580034226.2

公开（公告）日：

2007-09-12

申请日：

2005-10-07

授权号：

暂无

授权日：

暂无

发明人：

G·多利Q·王I·何

申请人：

费查尔德半导体有限公司

申请人地址：

美国缅因州

代理机构：

上海专利商标事务所有限公司

代理人：

侯颖媖

优先权：

CN200580034226.2

主分类号：

H01L31/00

IPC分类号：

H01L31/00