在其中指令在被存储在高速缓冲存储器中之前经预解码的管线处理器中，在管线中执行期间检测未经正确预解码的指令。在所述高速缓冲存储器中使相应的指令无效，且强制所述指令评估为分支指令。明确地说，所述分支指令被评估为“错误预测为不采取的”，其中以所述未经正确预解码的指令的地址为分支目标地址。因所述无效的高速缓冲存储器线，这样会导致以准确的地址从存储器中重取所述未经正确预解码的指令。所述重取的指令接着被正确预解码，写入到所述高速缓冲存储器，并执行。