产生输出时钟以锁住模拟输入信号的时钟回复电路及方法
授权
摘要
产生输出时钟以锁住模拟输入信号的时钟回复电路及方法，包括：一相位检测单元，用来产生一相位误差信号以表示介于模拟输入信号与输出时钟间的一相位误差；一回路滤波器，耦接至相位检测单元，用来滤波相位误差信号以产生一控制信号；一数值控制振荡器，耦接至回路滤波器，用来依据控制信号产生一第一时钟与一索引信号，其中数值控制振荡器的驱动时钟为一具有一预定频率的参考时钟；一延迟锁定回路，耦接至数值控制振荡器，用来接收第一时钟以产生多个第二时钟；以及一多工器，耦接至数值控制振荡器以及延迟锁定回路，用来依据索引信号在多个第二时钟中选择一第二时钟作为输出时钟。
基本信息
专利标题 ：
产生输出时钟以锁住模拟输入信号的时钟回复电路及方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1815891A
申请号 ：
CN200610002285.8
公开（公告）日 ：
2006-08-09
申请日 ：
2006-01-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
汪炳颖
申请人 ：
联发科技股份有限公司
申请人地址 ：
台湾省新竹科学工业园区
代理机构 ：
北京三友知识产权代理有限公司
代理人 ：
任默闻
优先权 ：
CN200610002285.8
主分类号 ：
H03L7/00
IPC分类号 ：
H03L7/00
法律状态
2009-10-07 ：
授权
2006-10-04 ：
实质审查的生效
2006-08-09 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
