本发明公开了一种数据处理器及其数据操作方法。所述处理器的数据操作方法包括：接收处理器内核发出的操作，当所述操作为不可高速缓存非连续操作时，在所述不可高速缓存非连续操作的第一周期，在高速缓存控制器与封装器之间的处理器总线上发出空闲操作；在所述不可高速缓存非连续操作的第二周期，在所述处理器总线上发出连续操作。所述方法进一步包括：当所述处理器内核发出的操作为不可高速缓存连续操作时，在所述高速缓存控制器与封装器之间的处理器总线上发出的连续操作的下一个周期开始时，对所述连续操作的下一次操作地址进行预测。本发明在处理器中使用I－S操作模式和地址预测技术后，能显著提高处理器性能，减少CPU的等待时间。