本实用新型公开了一种单端输入的迟滞比较电路，包括用于产生阈值电压的阈值电压产生环路，以及用于产生迟滞电压的正反馈支路；正反馈支路由电流源I3和开关SW串联构成；阈值电压产生环路包括PMOS管P1、P2，NMOS管N3、N4，电流源I1、I2；PMOS管P1的栅极作为输入端，其漏极接地，源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW，开关SW的另一端接电流源I3的输出端；NMOS管N3的栅极与漏极相连并连接到NMOS管N4的栅极和电流源I1的输出端；NMOS管N4的漏极接电流源I2的输出端，源极与PMOS管P2的源极相连；PMOS管P2的栅极和漏极接地；电流源I1、I2、I3的输入端均与电源V_DD相接。本迟滞比较电路是为检测芯片中某电压是否过低而设计，电路只有一个输入端用于输入待测电压。