多基准时钟合成器
专利权的终止
摘要
一种时钟合成器(100)用于将源时钟N.R分频，其包括逻辑电路、延迟线(103)、选择电路、累加器(113)和时钟分频器电路。逻辑电路使N.R除以2M，以获得NNEW.RNEW，其中NNEW值为0，而RNEW值至少为0.5。延迟线接收第一时钟，并且具有多个延迟抽头(0、1、2)，其中第一时钟基于源时钟。选择电路基于抽头选择值选择延迟抽头，并且提供延迟时钟。累加器针对延迟时钟的每个周期加入RNEW值，并且对总和值执行模函数，以生成抽头选择值。时钟分频器电路基于延迟时钟的选定转变使输出时钟转变，其是通过使第一时钟或延迟时钟进行2M－1分频而实现的。
基本信息
专利标题 ：
多基准时钟合成器
专利标题（英）：
暂无
公开（公告）号 ：
CN101167242A
申请号 ：
CN200680005812.9
公开（公告）日 ：
2008-04-23
申请日 ：
2006-02-08
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
辛达·L·弗林
申请人 ：
飞思卡尔半导体公司
申请人地址 ：
美国得克萨斯
代理机构 ：
中原信达知识产权代理有限责任公司
代理人 ：
穆德骏
优先权 ：
CN200680005812.9
主分类号 ：
H03B21/00
IPC分类号 ：
H03B21/00
法律状态
2021-01-15 ：
专利权的终止
未缴年费专利权终止IPC(主分类) : H03B 21/00
申请日 : 20060208
授权公告日 : 20100804
终止日期 : 20200208
申请日 : 20060208
授权公告日 : 20100804
终止日期 : 20200208
2010-08-04 ：
授权
2008-06-18 ：
实质审查的生效
2008-04-23 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN101167242A.PDF
PDF下载
2、
CN101167242B.PDF
PDF下载
