多阈值MOS电路

专利权的视为放弃

摘要

多阈值触发器(100a)，包括主锁存器(110)、从属锁存器(120)和至少一个控制开关。主锁存器由低阈值(LVT)晶体管形成的输入缓冲器(210)和由LVT晶体管形成的第一锁存电路(220)组成。从属锁存器(120)由高阈值(HVT)晶体管形成的第二锁存电路(240)和由LVT晶体管形成的输出驱动器(260)组成。至少一个控制开关使能或禁止LVT晶体管并且由至少一个HVT晶体管实现。LVT和HVT晶体管可以是N－FET和/或P－FET。多阈值触发器可以高速操作，具有低泄漏电流并且可在禁止时保存逻辑状态。

基本信息

专利标题：

多阈值MOS电路

专利标题（英）：

暂无

公开（公告）号：

CN101138155A

申请号：

CN200680007624.X

公开（公告）日：

2008-03-05

申请日：

2006-01-09

授权号：

暂无

授权日：

暂无

发明人：

S·兰普拉撒德

申请人：

高通股份有限公司

申请人地址：

美国加利福尼亚州

代理机构：

北京纪凯知识产权代理有限公司

代理人：

沙捷

优先权：

CN200680007624.X

主分类号：

H03K3/00

IPC分类号：

H03K3/00