增益限幅电路
专利权的终止
摘要
本实用新型提供了一种增益限幅电路由N个具有差分输入和差分输出的增益级依次串联连接，第一增益级的差分输入作为增益限幅电路的信号输入端，最后一级增益级的差分输出作为增益限幅电路的信号输出端，用于接收反馈的增益级还具有第二差分输入，第K级增益级的差分输出通过反馈环路反馈给接收反馈的第M级增益级的第二差分输入信号，K为1到N之间的任意整数，M小于等于K，且各个增益级仅被包含在一个反馈环路中。该增益限幅电路可以减少集成电路的芯片管脚及外围元件，适用于低压工作。
基本信息
专利标题 ：
增益限幅电路
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN200820166832.0
公开（公告）日 ：
暂无
申请日 ：
2008-10-22
授权号 ：
CN201319585Y
授权日 ：
2009-09-30
发明人 ：
郑泉智
申请人 ：
杭州士兰微电子股份有限公司
申请人地址 ：
310012浙江省杭州市黄姑山路4号(高新区)
代理机构 ：
代理人 ：
优先权 ：
CN200820166832.0
主分类号 ：
H03G3/20
IPC分类号 ：
H03G3/20 H03G1/04
法律状态
2018-11-16 ：
专利权的终止
专利权有效期届满IPC(主分类) : H03G 3/20
申请日 : 20081022
授权公告日 : 20090930
申请日 : 20081022
授权公告日 : 20090930
2009-09-30 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
