相位内插器和实施相位内插器的方法

授权

摘要

本申请描述了用来产生时钟信号的、在集成电路中实施的相位内插器。所述相位内插器包括：被耦接成接收多个时钟信号的多个输入(121)；多个晶体管对(330、332、340、342)，每个晶体管对具有被耦接到第一输出节点(310)的第一晶体管和被耦接到第二输出节点(314)的第二晶体管，其中与所述晶体管对相关联的第一时钟信号被耦接到所述第一晶体管的栅极，并且与所述晶体管对相关联的第一时钟信号的反相信号被耦接到所述第二晶体管的栅极；被耦接到所述第一输出节点的第一有源电感器负载(308)；以及被耦接到所述第二输出节点的第二有源电感器负载(312)。

基本信息

专利标题：

相位内插器和实施相位内插器的方法

专利标题（英）：

暂无

公开（公告）号：

CN108604895A

申请号：

CN201680080390.5

公开（公告）日：

2018-09-28

申请日：

2016-11-16

授权号：

CN108604895B

授权日：

2022-05-03

发明人：

C·赫恩P·乌帕德亚雅K·吉尔里

申请人：

赛灵思公司

申请人地址：

美国加利福尼亚州

代理机构：

北京市君合律师事务所

代理人：

毛健

优先权：

CN201680080390.5

主分类号：

H03K5/135

IPC分类号：

H03K5/135 H03K5/00