用于从多线程发送请求至加速器的机制
授权
摘要
本申请涉及用于从多线程发送请求至加速器的机制。根据本申请，一种装置被描述为拥有多个核，每个核具有a)CPU、b)加速器、和c)在该CPU和该加速器之间耦合的控制器以及多个排序缓冲器。每个排序缓冲器专用于一个不同的CPU线程。每一个排序缓冲器保持从它的相应的线程处发送至加速器的一个或多个请求。该控制器控制将该排序缓冲器的各个请求发送至加速器。
基本信息
专利标题 ：
用于从多线程发送请求至加速器的机制
专利标题（英）：
暂无
公开（公告）号 ：
CN108681519A
申请号 ：
CN201810259320.7
公开（公告）日 ：
2018-10-19
申请日 ：
2012-03-30
授权号 ：
CN108681519B
授权日 ：
2022-04-08
发明人 ：
R·罗恩B·靳兹伯格E·威斯曼
申请人 ：
英特尔公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
上海专利商标事务所有限公司
代理人 ：
张欣
优先权 ：
CN201810259320.7
主分类号 ：
G06F15/78
IPC分类号 ：
G06F15/78 G06F9/38
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F15/00
通用数字计算机；通用数据处理设备
G06F15/76
计算机程序存储的通用架构
G06F15/78
包括单个中央处理单元的
法律状态
2022-04-08 ：
授权
2018-11-13 ：
实质审查的生效
IPC(主分类) : G06F 15/78
申请日 : 20120330
申请日 : 20120330
2018-10-19 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
