本发明公开了一种区域自治的多核或众核处理器芯片，包括n个处理器核构成的芯片本体，所述芯片本体被划分为m个区域，每个区域包含i个处理器核、j个存储器接口、k个I/O接口以及一个区域间互连接口，每个区域内部基于共享高速缓存或片上互连网络形成一个完备的共享存储系统，m个区域之间通过区域间互连接口构成全芯片。本发明访问本地存储器延迟低，访问全局存储器带宽高，针对一个区域的实例做设计实现，其他区域的实例可能通过复制、旋转或镜像得到，从而避免了在全芯片范围内做设计实现，从而降低了处理器硬件设计的复杂性，从而能够在保持处理器规模可扩展的前提下，兼顾带宽和延迟，并且降低硬件设计复杂性。