本发明涉及扩展线宽存储器侧高速缓存系统和方法。本公开提供用于实施设备的技术，所述设备包含基于目标数据块执行操作的处理电路、实施第一高速缓存线的处理器侧高速缓存、实施具有大于所述第一高速缓存线的线宽的第二高速缓存线的存储器侧高速缓存以及存储器阵列。所述设备包含一或多个存储器控制器，所述一或多个存储器控制器在所述目标数据块产生高速缓存未命中时：确定将存储器单元行识别为存储所述目标数据块的行地址；发指令给所述存储器阵列以从所述存储器单元行相继输出多个数据块，以使所述存储器侧高速缓存能够将所述多个数据块中的每一者存储在所述第二高速缓存线中；以及发指令给所述存储器侧高速缓存以将所述目标数据块输出到相干性总线，以使所述处理电路能够基于所述目标数据块执行所述操作。