本发明提出一种通用电子对抗设备控制架构。包括DSP控制板和若干FPGA处理板；FPGA处理芯片内部设置若干功能子模块以及协处理CPU、EMIF总线收发模块、RapidIO总线收发模块；DSP处理芯片与FPGA处理芯片之间采用RapidIO总线和EMIF总线完成信息交互；FPGA处理芯片内部互联总线由三个主控作为命令发起者，分别为RapidIO总线、EMIF总线、协处理CPU；所述FPGA处理板包括若干FPGA处理芯片和一个RapidIO交换机；FPGA处理芯片之间采用互联总线桥接，各FPGA处理芯片均与FPGA处理板内部的RapidIO交换机连接；各FPGA处理板内部的RapidIO交换机通过光纤或者背板与DSP控制板中的RapidIO交换机连接。本发明提高了电子对抗控制系统的通用性与可扩展性，降低控制信息延迟。