封装器件的失效分析方法

授权

摘要

本发明提供了一种封装器件的失效分析方法，包括：提供一包括自下向上的封装基体层、芯片主体层和封装盖板层的封装器件，封装基体层中的每条导电线路与对应的外接测试点电性连接，芯片主体层中的每个焊盘与对应的导电线路电性连接；获取每个焊盘通过对应的导电线路与对应的外接测试点之间的电性连接关系；通过外接测试点对芯片主体层进行电性测试，以获取电性测试出现异常的电性连接关系；以及，根据电性测试出现异常的电性连接关系，抓取芯片主体层中的热点，并在芯片主体层的顶表面标记热点的位置。本发明的技术方案使得能够在无损的条件下快速且准确地找到热点的位置，进而使得能够对芯片主体层进行快速且有效的失效分析。

基本信息

专利标题：

封装器件的失效分析方法

专利标题（英）：

暂无

公开（公告）号：

CN111123075A

申请号：

CN201911403823.8

公开（公告）日：

2020-05-08

申请日：

2019-12-30

授权号：

CN111123075B

授权日：

2022-04-22

发明人：

卢勤高慧敏

申请人：

武汉新芯集成电路制造有限公司

申请人地址：

湖北省武汉市东湖开发区高新四路18号

代理机构：

上海思微知识产权代理事务所(普通合伙)

代理人：

曹廷廷

优先权：

CN201911403823.8

主分类号：

G01R31/28

IPC分类号：

G01R31/28