本实用新型提供了一种基于多芯片级联控制的数字钟电路，包括：计时模块、控制模块和显示模块；所述计时模块包括秒钟计数电路、分钟计数电路、时钟计数电路和脉冲信号发生电路，所述计时模块采用多个芯片级联的数字电路来实现相应的功能；所述控制模块包括暂停控制单元、清零控制单元和置数控制单元，所述暂停控制单元用于控制脉冲信号的输出，所述清零控制单元包括秒钟清零、分钟清零和时钟清零；所述显示模块为数码显示器,用于直观的显示实时时间，本实用新型设计电路实用性强，采用集成化的模块设计，各个模块设计都可以作为一个独立的电路，为以后的电路的生产，特别是广泛的应用提供了很好的参考模式。