本公开实施例涉及一种串联电路、上电时序控制电路及计算设备。本公开实施例中所述的串联电路包括至少一组N级依次串联连接的待供电芯片，每个所述待供电芯片具有主工作电压输入端，本公开实施例提供的上电时序控制电路包括与所述N级依次串联连接的待供电芯片对应的N级钳位电路，通过在各级钳位电路增加反馈输出端，根据本级钳位电路的输出电压，实现对更低一级钳位电路上电速度的反馈控制，使得各级钳位电路的上电速度一致，从而实现串联电路中各组串联芯片中各级芯片同时上电，以及各级芯片和钳位电路的同时上电，上电过程中不会出现芯片上出现负压的情况，也不会出现各芯片的电压不平衡的情况，能够提高芯片的性能和串联电路的稳定性。