一种总线空闲状态处于高电平的数字信号传输电路

授权

摘要

本实用新型公开了一种总线空闲状态处于高电平的数字信号传输电路，包括整流桥，所述整流桥的两个交流输入端分别连接有总线BUS1和总线BUS2，所述整流桥的正极输出端连接有光电耦合器U3接收端的C极和三极管Q1的C极，所述三极管Q1的E极连接有电阻RA5的一端，所述电阻RA5的另一端连接有电阻RA2的一端和所述光电耦合器U3接收端的E极，所述电阻RA2的另一端连接所述三极管Q1的B极，所述光电耦合器U3发射端的正极连接有电阻RA1的一端，所述电阻RA1的另一端连接TX端，所述光电耦合器U3发射端的负极接地。本实用新型的电路使得总线空闲状态处于高电平，便于实时监测总线的状态。

基本信息

专利标题：

一种总线空闲状态处于高电平的数字信号传输电路

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN201921626263.8

公开（公告）日：

暂无

申请日：

2019-09-27

授权号：

CN210609211U

授权日：

2020-05-22

发明人：

张靖竟鄂凌松

申请人：

北京金晟达生物电子科技有限公司

申请人地址：

北京市昌平区科技园区创新路27号2号楼2层（昌平示范区）

代理机构：

北京纽乐康知识产权代理事务所(普通合伙)

代理人：

李立娟

优先权：

CN201921626263.8

主分类号：

H04L12/40

IPC分类号：

H04L12/40