一种新型超高速串行收发器的数据接收与时钟恢复电路
授权
摘要
本实用新型创造提供了一种新型超高速串行收发器的数据接收与时钟恢复电路，包括信号前端SAR ADC交织阵列、PLL电路、Clock Gen电路以及Vector DLL电路，所述信号前端SAR ADC交织阵列的输出端连接Vector DLL电路的输入端，所述PLL电路通过Clock Gen电路连接至Vector DLL电路，所述Clock Gen电路还连接至信号前端SAR ADC交织阵列。本实用新型创造使用一系列并联的高速ADC,在信号前端将信号数字化，再利用CMOS数字电路进行数据恢复与时钟提取，极大的提高了系统的可靠性。
基本信息
专利标题 ：
一种新型超高速串行收发器的数据接收与时钟恢复电路
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201922465549.9
公开（公告）日 ：
暂无
申请日 ：
2019-12-31
授权号 ：
CN210899135U
授权日 ：
2020-06-30
发明人 ：
杨利民
申请人 ：
天津益华微电子有限公司
申请人地址 ：
天津市滨海新区经济技术开发区新天地科技大厦B座414
代理机构 ：
天津滨海科纬知识产权代理有限公司
代理人 ：
耿树志
优先权 ：
CN201922465549.9
主分类号 ：
H03L7/08
IPC分类号 ：
H03L7/08 H04B1/40
法律状态
2020-06-30 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
