基于Elmore延迟时间（EDT）的电阻模型
授权
摘要
我们公开了一种集成电路设计工具，用于对诸如栅极、源极、漏极和过孔之类的晶体管的端子的电阻进行建模。使用三维(3D)坐标系在存储器中的数据结构中指定端子的结构。对于所指定的结构中的多个体积元素中的每个体积元素，Elmore延迟时间(EDT)被确定。对于位于栅极端子的面对沟道区域的表面上的多个体积元素中的那些体积元素，平均EDT(aEDT)基于EDT来被确定。端子的点对点电阻值根据aEDT和端子的电容来被生成。
基本信息
专利标题 ：
基于Elmore延迟时间（EDT）的电阻模型
专利标题（英）：
暂无
公开（公告）号 ：
CN112771529A
申请号 ：
CN201980059905.7
公开（公告）日 ：
2021-05-07
申请日 ：
2019-09-12
授权号 ：
CN112771529B
授权日 ：
2022-04-29
发明人 ：
R·B·艾弗森
申请人 ：
美商新思科技有限公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
北京市金杜律师事务所
代理人 ：
傅远
优先权 ：
CN201980059905.7
主分类号 ：
G06F30/39
IPC分类号 ：
G06F30/39 G06F30/3312 G06F30/398 G06F30/367 G06F16/28 G06F119/12
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/39
物理层电路设计
法律状态
2022-04-29 ：
授权
2021-05-25 ：
实质审查的生效
IPC(主分类) : G06F 30/39
申请日 : 20190912
申请日 : 20190912
2021-05-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
