一种基于FPGA的小区搜索粗同步的实现方法
授权
摘要
本发明涉及一种基于FPGA的小区搜索粗同步的实现方法，属于通信工程领域。接收10ms数据，对10ms的数据进行频谱搬移，对数据进行降采样，降采样是通过对输入有效位进行计数，计数满16的时候输出有效位就拉高，降采样之后，对数据进行归一化，归一化是采用32个数据除以这32个数据的最大值的方式来实现。将38656个数据分别存储在RAM中，存满数据后，将RAM中的数据与本地的ROM数据进行互相关，本地ROM储存的是本地生成序列。比较三组ID的峰均比，最后判断小区搜索是否成功，小区搜索成功则返回小区ID号以及最大值的位置，失败则继续进行小区搜索。本发明可以解决小区搜索粗同步的问题。
基本信息
专利标题 ：
一种基于FPGA的小区搜索粗同步的实现方法
专利标题（英）：
暂无
公开（公告）号 ：
CN111416786A
申请号 ：
CN202010187404.1
公开（公告）日 ：
2020-07-14
申请日 ：
2020-03-17
授权号 ：
CN111416786B
授权日 ：
2022-04-22
发明人 ：
程方钟储苓彭亚男
申请人 ：
重庆邮电大学
申请人地址 ：
重庆市南岸区黄桷垭崇文路2号
代理机构 ：
北京同恒源知识产权代理有限公司
代理人 ：
杨柳岸
优先权 ：
CN202010187404.1
主分类号 ：
H04L27/26
IPC分类号 ：
H04L27/26 H04B1/7073 H04B1/7083 H04B1/7093
法律状态
2022-04-22 ：
授权
2020-08-07 ：
实质审查的生效
IPC(主分类) : H04L 27/26
申请日 : 20200317
申请日 : 20200317
2020-07-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
