一种基于FPGA的以太网协议硬件逻辑处理结构
授权
摘要
本发明公开了一种基于FPGA的以太网协议硬件逻辑处理结构，本发明采用以模块化集成的结构，由网络协议控制平面、网络数据平面、主机接口模块、时钟产生模块和同步复位产生模块构成。本发明提出了一种基于硬件逻辑电路处理网络协议的架构，能够应对非连接协议的处理包括ARP、ICMP、UDP等，也能够灵活处理基于连接的协议例如TCP，并对多个连接进行管理。本发明既保证硬件逻辑电路处理的高速性、实时性，也能具有处理灵活性，兼容性。
基本信息
专利标题 ：
一种基于FPGA的以太网协议硬件逻辑处理结构
专利标题（英）：
暂无
公开（公告）号 ：
CN111782579A
申请号 ：
CN202010590640.8
公开（公告）日 ：
2020-10-16
申请日 ：
2020-06-24
授权号 ：
CN111782579B
授权日 ：
2022-04-05
发明人 ：
吴惑刘一清李俊伟蔡鸥
申请人 ：
华东师范大学
申请人地址 ：
上海市闵行区东川路500号
代理机构 ：
上海蓝迪专利商标事务所(普通合伙)
代理人 ：
徐筱梅
优先权 ：
CN202010590640.8
主分类号 ：
G06F15/78
IPC分类号 ：
G06F15/78 H04L29/06
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F15/00
通用数字计算机；通用数据处理设备
G06F15/76
计算机程序存储的通用架构
G06F15/78
包括单个中央处理单元的
法律状态
2022-04-05 ：
授权
2020-11-03 ：
实质审查的生效
IPC(主分类) : G06F 15/78
申请日 : 20200624
申请日 : 20200624
2020-10-16 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
