除错系统
实质审查的生效
摘要
除错系统包括待测芯片及除错控制器。待测芯片包括待测电路、除错存取电路及除错保护电路。除错存取电路耦接于待测电路、除错保护电路及除错控制器。在保护功能未被启动时，除错保护电路开通除错存取电路及待测电路之间的通信，而除错控制器通过除错存取电路存取待测电路的数据以对待测电路进行除错。在保护功能被启动时，除错保护电路阻断除错存取电路及待测电路之间的通信，除错控制器通过除错存取电路将写入信息传送至除错保护电路，而除错保护电路根据写入信息判断是否停止保护功能。
基本信息
专利标题 ：
除错系统
专利标题（英）：
暂无
公开（公告）号 ：
CN114547705A
申请号 ：
CN202011363695.1
公开（公告）日 ：
2022-05-27
申请日 ：
2020-11-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
王婕妤李朝明彭作辉
申请人 ：
瑞昱半导体股份有限公司
申请人地址 ：
中国台湾新竹科学园区创新二路2号
代理机构 ：
北京市君合律师事务所
代理人 ：
毕长生
优先权 ：
CN202011363695.1
主分类号 ：
G06F21/72
IPC分类号 ：
G06F21/72 G06F21/75
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F21/00
防止未授权行为的保护计算机、其部件、程序或数据的安全装置
G06F21/70
保护特定的内部或外部计算机组件,即保护一个组件从而保护整个计算机
G06F21/71
确保安全计算或信息处理
G06F21/72
在加密电路中
法律状态
2022-06-14 ：
实质审查的生效
IPC(主分类) : G06F 21/72
申请日 : 20201127
申请日 : 20201127
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
