FPGA加速的有色Petri网仿真方法及Verilog HDL代码生成工具

FPGA加速的有色Petri网仿真方法及Verilog ...

授权

摘要

本发明公开了一种FPGA加速的有色Petri网仿真方法及Verilog HDL代码生成工具，针对基于通用计算机系统的软件相较于基于FPGA的硬件系统仿真速度较慢，且难以描述Petri网的并发结构；而人工使用Verilog进行有色Petri网的描述会随有色Petri网规模的增加而难以实现的问题，本发明提供了一套标准的FPGA加速的有色Petri网Verilog HDL代码生成工具，仅需要编写Petri网描述文档，通过结构体循环方式自动生成代码，避免了人工编写的困难，将生成的Verilog描述文件经过综合、布局布线生成FPGA配置文件后，能够借助FPGA加速提高仿真的速度。

基本信息

专利标题：

FPGA加速的有色Petri网仿真方法及Verilog HDL代码生成工具

专利标题（英）：

暂无

公开（公告）号：

CN112613199A

申请号：

CN202011500487.1

公开（公告）日：

2021-04-06

申请日：

2020-12-18

授权号：

CN112613199B

授权日：

2022-05-24

发明人：

张小军陈成官曾庆田鲁法明李恒忠陈达崔建明王翀刘辉郭华徐建建

申请人：

山东科技大学

申请人地址：

山东省青岛市黄岛区前湾港路579号

代理机构：

吉林省中玖专利代理有限公司

代理人：

李泉宏

优先权：

CN202011500487.1

主分类号：

G06F30/22

IPC分类号：

G06F30/22 G06F30/34