本发明涉及一种多线程综合方法及FPGA开发的综合系统，所述多线程综合方法中，至少一个流程被设置为多线程流程，相对于单线程流程可以提高处理器利用率，缩短综合时间，并且，对于任一所述多线程流程，每个所述线程对应的运行结果按照与各个线程结束的时间次序无关的指定顺序写回网表，这样有助于避免由于写回网表顺序不同而引起的输出结果不稳定现象，使得不同环境多次运行综合后的结果相同，可以提高输出结果的稳定性。所述综合系统在进行FPGA模块的逻辑综合时，利用上述的多线程综合方法，从而提高系统稳定性。