本申请公开了一种低待机能效控制电路及美发产品，该电路包括第一晶体管、第二晶体管以及开关键。第一晶体管的第一工作端和第二工作端分别与电源电路的电源端和MCU的电源引脚连接，控制端分别与电源端、开关键的第一端以及第二晶体管的第一工作端连接。第二晶体管的控制端与MCU连接，第二工作端和开关键的第二端接地。开关键处于按下状态时，第一晶体管导通以使电源端的电信号输出至MCU的电源引脚，第二晶体管的控制端在MCU的电源引脚接收到电信号后接收MCU输出的控制信号以保持第一晶体管持续导通。由此可见，通过以上器件就可以使得MCU处于待机状态，降低待机功耗，而以上器件的成本较低，故可以克服现有技术的缺点。