本实用新型提出了一种基于DDS、DAC的多采样率数字中频激励系统，包括外部接口、FPGA模块、内部接口、电源模块；所述外部接口分别通过CAN模块、LVDS模块、第一离散线模块、GTX模块与FPGA模块连接；所述FPGA模块分别通过时钟模块、DAC模块、第二离散线模块与内部接口连接；所述时钟模块包括依次连接的PPL单元、DDS单元；所述DDS单元与DAC模块连接；所述电源模块分别与外部接口、FPGA模块、内部接口连接。本实用新型采用PLL+DDS配置方式产生任意参考频率，实现DAC可工作在多采样率的模式下，可适应不同带宽的信号传输，并且通过FPGA挂载多个DAC模块，实现多通道数字中频激励，满足MIMO系统的设计需求，极大提高了信道容量及频谱利用效率。