本实用新型公开了一种改善多颗粒DDR系统信号质量的PCB走线结构，包括PCB板，PCB板上设置有主芯片和多数个DDR颗粒，多数个DDR颗粒通过信号走线串联在主芯片上，主芯片与第一颗连接的DDR颗粒之间设置有相连的第一走线和第二走线，第一走线的另一端与主芯片连接，第二走线的另一端与第一颗DDR颗粒连接，第一走线的阻抗大于信号走线的阻抗，第二走线的阻抗小于信号走线的阻抗。本实用新型通过对主芯片与第一颗连接的DDR颗粒之间的信号走线进行特定长度的走线阻抗变化的组合后，减缓了主芯片强驱动上升沿，从而达到优化DDR系统信号质量的目的。