C-PHY半速率线状态编码器和解码器
公开
摘要
方法、装置和系统在通信链路上提供改进的吞吐量。一种装置具有多个线路驱动器；第一线状态编码器，被配置为当三线链路处于第一信令状态时，接收符号序列中的第一符号，并且基于第一符号和第一信令状态来定义三线链路的第二信令状态；第二线状态编码器，被配置为接收符号序列中的第二符号，并且基于第二符号和第二信令状态来定义三线链路的第三信令状态。在符号序列中，第一符号紧接在第二符号之前。三线链路在连续符号传输间隔中从第一信令状态转变到第二信令状态并且从第二信令状态转变到第三信令状态。
基本信息
专利标题 ：
C-PHY半速率线状态编码器和解码器
专利标题（英）：
暂无
公开（公告）号 ：
CN114631291A
申请号 ：
CN202080075518.5
公开（公告）日 ：
2022-06-14
申请日 ：
2020-10-15
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
李哲圭段营周世伟
申请人 ：
高通股份有限公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
北京市金杜律师事务所
代理人 ：
董莘
优先权 ：
CN202080075518.5
主分类号 ：
H04L25/49
IPC分类号 ：
H04L25/49 H04L25/493 G06F13/42 H04L7/00 H04L25/02 H04L25/14
法律状态
2022-06-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
