具有编解码器差错模型的媒体接入控制器
公开
摘要
本文的各示例包括用于超驰媒体接入控制模块确收和否定确收方案的装置和方法。在一个示例中，编解码器模块响应于媒体接入模块检测到所接收分组中的不可纠正的差错而确定经纠错分组是否可接受，并在该经纠错分组可接受时超驰媒体接入控制模块以防止发送否定确收响应。
基本信息
专利标题 ：
具有编解码器差错模型的媒体接入控制器
专利标题（英）：
暂无
公开（公告）号 ：
CN114631280A
申请号 ：
CN202080076809.6
公开（公告）日 ：
2022-06-14
申请日 ：
2020-09-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
J·林斯凯R·特纳L·沃基扎克
申请人 ：
高通股份有限公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
上海专利商标事务所有限公司
代理人 ：
亓云
优先权 ：
CN202080076809.6
主分类号 ：
H04L1/18
IPC分类号 ：
H04L1/18 H04L1/16 H04L5/00 H04L1/00 H04W72/08
法律状态
2022-06-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
