一种峰值保持优化电路
实质审查的生效
摘要
本发明提供了一种峰值保持优化电路，使用峰值保持电路将窄脉冲的峰值保持，后续采样保持后供AD正常采集，峰值保持前端加入跟随器有效减弱电路所产生的反馈电压，反馈电压被减弱，使得求和电路输出的AND基础值减小，阈值CMP的设定可以相应的减小，在保证正常触发的同时，又避免了牺牲导引头的制导距离；构成峰值保持的跟随器与其前端需要的跟随器采用芯片ADA4817‑1ARDZ，此芯片为两路芯片，节省PCB空间且功能更优化。
基本信息
专利标题 ：
一种峰值保持优化电路
专利标题（英）：
暂无
公开（公告）号 ：
CN114322660A
申请号 ：
CN202111403631.4
公开（公告）日 ：
2022-04-12
申请日 ：
2021-11-24
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
曹帅帅孟凡强吴长安万金波苏凡赵婷婷
申请人 ：
河北汉光重工有限责任公司
申请人地址 ：
河北省邯郸市经济开发区和谐大街8号
代理机构 ：
北京理工大学专利中心
代理人 ：
李微微
优先权 ：
CN202111403631.4
主分类号 ：
F41G3/00
IPC分类号 ：
F41G3/00
IPC结构图谱
F
F部——机械工程；照明；加热；武器；爆破
F41
武器
F41G
武器瞄准器；制导
F41G
武器瞄准器；制导
F41G3/00
制导方式；正位方式
法律状态
2022-04-29 ：
实质审查的生效
IPC(主分类) : F41G 3/00
申请日 : 20211124
申请日 : 20211124
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
