带复位的配置电路和FPGA的配置电路
实质审查的生效
摘要
本申请涉及半导体技术领域，提供了一种带复位的配置电路和FPGA的配置电路，带复位的配置电路包括：若干个存储单元，每个存储单元包括第一正电源节点、第二正电源节点、交叉耦合的第一反相器和第二反相器，第一反相器连接第一正电源节点、负电源端且具有第一存储节点，第二反相器连接第二正电源节点、负电源端且具有第二存储节点，第二正电源节点连接正电源端；复位单元，输入端连接第一信号输出端，输出端连接每个存储单元的第一正电源节点，还连接正电源端和负电源端；在复位过程中，第一存储节点的信号为低电平，第二存储节点的信号为高电平。可在上电过程实现存储单元的复位以缩短复位时间，也可以在重配置过程中实现快速复位功能。
基本信息
专利标题 ：
带复位的配置电路和FPGA的配置电路
专利标题（英）：
暂无
公开（公告）号 ：
CN114373493A
申请号 ：
CN202111425560.8
公开（公告）日 ：
2022-04-19
申请日 ：
2021-11-26
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
薛庆华王海力
申请人 ：
京微齐力（北京）科技有限公司
申请人地址 ：
北京市海淀区知春路63号卫星大厦9层901-903
代理机构 ：
北京亿腾知识产权代理事务所(普通合伙)
代理人 ：
陈霁
优先权 ：
CN202111425560.8
主分类号 ：
G11C11/417
IPC分类号 ：
G11C11/417 G11C7/20 G06F15/78
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C11/08
应用多孔存储元件的，例如：应用多孔磁芯存储器；应用把几个单独的多孔存储元件合并起来的板
G11C11/21
应用电元件的
G11C11/34
应用半导体器件的
G11C11/40
应用晶体管的
G11C11/41
用正反馈形成单元的，即，不需要刷新或电荷再生的单元。例如，双稳态多谐振荡器或施密特触发器
G11C11/413
辅助电路，例如，用于寻址的、译码的、驱动的、写入的、读出的、定时的或省电的
G11C11/417
用于场效应型存储单元的
法律状态
2022-05-06 ：
实质审查的生效
IPC(主分类) : G11C 11/417
申请日 : 20211126
申请日 : 20211126
2022-04-19 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
