本申请公开了一种闪存通道控制器运行方法、装置、设备及存储介质。该方法包括：为闪存通道控制器内的每个逻辑处理单元配置对应的目标数量的独立的上下文；所述目标数量大于或等于2；当所述闪存通道控制器向目标逻辑处理单元发送待处理消息，所述目标逻辑处理单元根据自身对应的所有上下文的状态信息选择出目标上下文；通过所述目标逻辑处理单元修改所述目标上下文的状态信息，并利用所述目标上下文处理所述待处理消息，以实现不同上下文对不同待处理消息的并发处理。可以提高逻辑处理单元对待处理消息的处理效率，提高了闪存通道控制器的并发度，以实现更高性能，同时也提升了CPU资源利用率及效率。