本发明公开了芯片视频解码IP的模块FPGA验证方法及系统，涉及集成电路设计技术领域。所述方法用于无操作系统的IP核验证，包括步骤：将解码IP核的视频解码固件导入FPGA验证平台；通过验证同步管理单元配置每一个解码IP核的并行解码验证路数和每路的视频标准参数信息，对PC机上的结果比较单元进行初始化；启动结果比较单元与视频解码固件的多路通信，对于每一个解码IP核的多路解码验证视频流，通过视频解码固件进行多路不同视频标准的视频流的多路多标准并行解码，将每路视频流的解码帧数据传输至PC机上的结果比较单元与对应的标准数据进行比较以验证解码结果。利用本发明能够显著缩短芯片验证周期，提高芯片验证速度。