一种用于高速通信的并行基带解调器架构
实质审查的生效
摘要
本发明公开了一种用于高速通信的并行基带解调器架构，所述架构为两路并行的信号处理架构，包括：按信号传输的方向依次设置的ADC采样单元、匹配滤波器、定时同步模块、IQ不平衡校正模块、IQ自适应交换模块、帧同步模块、数字增益控制模块、载波同步模块、均衡器、解映射单元和译码单元。本发明提供一种用于高速通信的并行基带解调器架构，该架构采用算法级全并行方式，相比于传统的串行解调，可以突破FPGA器件的速率限制，在较低的器件时钟频率下，以较少的硬件资源增量极大地提高解调速率，解决在高传输容量下的算法硬件实现问题。
基本信息
专利标题 ：
一种用于高速通信的并行基带解调器架构
专利标题（英）：
暂无
公开（公告）号 ：
CN114338304A
申请号 ：
CN202111636435.1
公开（公告）日 ：
2022-04-12
申请日 ：
2021-12-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
王颖吴秋宇刘娟林长星邓贤进
申请人 ：
中国工程物理研究院电子工程研究所
申请人地址 ：
四川省绵阳市绵山路64号
代理机构 ：
中国工程物理研究院专利中心
代理人 ：
仲万珍
优先权 ：
CN202111636435.1
主分类号 ：
H04L25/02
IPC分类号 ：
H04L25/02 H04M11/06 H04L25/03
法律状态
2022-04-29 ：
实质审查的生效
IPC(主分类) : H04L 25/02
申请日 : 20211229
申请日 : 20211229
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
