一种CPU中灵活设置指令间延迟时间的电路及方法
公开
摘要
本发明提供了一种CPU中灵活设置指令间延迟时间的电路及方法，具体步骤如下：在需要插入时间间隔的指令之间的程序位置，加入一条CPU配置寄存器配置指令，设置好延时时间；当CPU执行到该条CPU配置寄存器配置指令时，该条CPU配置寄存器配置指令对应的配置寄存器被写入配置信息，配置寄存器对既有的外部调试控制电路发出暂停请求，触发CPU进入空闲状态机制；CPU处于空闲状态，倒计时器进入倒计时工作状态；每周期监控倒计时器的递减值，当倒计时器减至0时，对既有的外部调试控制电路发出运行请求，CPU退出空闲状态，CPU开始继续执行后续程序。本发明所述的使用在嵌入式CPU中，用于任意两条指令之间，根据需要灵活加入任意指定的延迟间隔的电路及方法。
基本信息
专利标题 ：
一种CPU中灵活设置指令间延迟时间的电路及方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114296800A
申请号 ：
CN202111640622.7
公开（公告）日 ：
2022-04-08
申请日 ：
2021-12-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
艾方林海波王粟肖佐楠郑茳
申请人 ：
天津国芯科技有限公司
申请人地址 ：
天津市滨海新区开发区第四大街80号天大科技园软件大厦北楼306-307室
代理机构 ：
天津企兴智财知识产权代理有限公司
代理人 ：
薛萌萌
优先权 ：
CN202111640622.7
主分类号 ：
G06F9/30
IPC分类号 ：
G06F9/30
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F9/00
程序控制装置，例如，控制单元
G06F9/06
应用存入的程序的，即应用处理设备的内部存储来接收程序并保持程序的
G06F9/30
与执行机器指令相关的设计，例如指令译码
法律状态
2022-04-08 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
