传输带宽失配时FPGA片间数据的传输方法
实质审查的生效
摘要
本发明公开了一种传输带宽失配时FPGA片间数据的传输方法，确定AD数据所需传输速率；根据高速收发器的线传输速率及编码方式,得到实际传输速率；求取用户端口采样时钟频率；确定传输线数目；确定传输线数目和AD数据位宽的最小公倍数，求取整数P和Q；计算参数A、B和C；将A·Q次采样得到的AD数据组帧后经过N通道的高速收发器的发送端分B·P次发送出去；每发完A·Q次采样得到的AD数据，后续的AD数据序号加1；每一个通道从同一个序号处开始准备接收AD数据，当接收完A·P个高速收发器的用户端口时钟数据，重新组帧得到A·Q次采样得到的AD数据。本发明，采用K码的形式提高整体传输的稳定性，但是传输AD数据会不间断进行数据传输。
基本信息
专利标题 ：
传输带宽失配时FPGA片间数据的传输方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114416633A
申请号 ：
CN202210025486.9
公开（公告）日 ：
2022-04-29
申请日 ：
2022-01-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
詹健阚正佳张文俊汤浩吴磊龚璞常成谭禹欣严小雨张国民
申请人 ：
上海志良电子科技有限公司;江南造船（集团）有限责任公司
申请人地址 ：
上海市静安区江场三路86、88号902室
代理机构 ：
上海波拓知识产权代理有限公司
代理人 ：
陈亮
优先权 ：
CN202210025486.9
主分类号 ：
G06F15/17
IPC分类号 ：
G06F15/17 G06F13/42
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F15/00
通用数字计算机；通用数据处理设备
G06F15/16
两个或多个数字计算机的组合，每台计算机至少具有一个运算单元、一个程序单元和一个寄存器，例如，用于数个程序的同时处理
G06F15/163
处理器之间的通讯
G06F15/17
使用一输入/输出型连接设备的，例如，通道、I/O端口
法律状态
2022-05-20 ：
实质审查的生效
IPC(主分类) : G06F 15/17
申请日 : 20220111
申请日 : 20220111
2022-04-29 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
