本发明公开了一种相位插值电路、锁相环、芯片及电子设备，其中，相位插值电路包括相位插值器、整数分频器、控制器、第一时钟触发器、数据选择器、第二时钟触发器以及合并单元，相位插值器用于对振荡时钟信号进行相位插值处理；控制器用于对频率控制字的小数部分进行量化处理，根据最终量化结果输出选通信号；整数分频器用于生成第一分频时钟信号；第一时钟触发器用于输出第二分频时钟信号；数据选择器用于输出第一或者第二分频时钟信号；合并单元用于将第二时钟触发器输出的相位插值信号进行等权重合并，输出反馈时钟信号。本发明可以保证输出插值相位的线性，不受相位插值器误差的影响，从而可以降低锁相环的量化噪声，改善前馈通路的线性度。