本发明适用于运用FPGA PCIE加速标准板卡对数据进行加密解密的技术领域，提供了一种基于主控加速引擎的加密存储卡固件设计方法，本申请通过在PC或服务器的PCIE插槽插入一个或者多个FPGA PCIE加速标准板卡，通过FPGA PCIE加速标准板卡内部的驱动和软件把本来要在CPU计算的数据移动这个FPGA PCIE加速标准板卡做计算，从而CPU负责管理FPGA PCIE加速标准板卡，具体的加解密计算开销由FPGA PCIE加速标准板卡来完成，FPGA PCIE加速标准板卡随时向CPU报告状态进度情况，把CPU的计算资源释放出来，去做其它的事情，这样就可以克服传统的计算机加解密方法效率低，消耗CPU的计算资源过多，速率上不去的问题了，解放了CPU，增加CPU的运行效率以及提高加解密的速度。