本申请公开了触发单元的设计方法。该设计方法包括：在数字电路中分析时钟控制信号的信号延迟；根据时钟控制信号的信号延迟，在多个不同类型的时钟门控电路中选择时钟门控电路；以及将至少一个边沿触发器和选择的时钟门控电路组合成触发单元，其中，多个不同类型的时钟门控电路根据时钟控制信号启用或屏蔽第一时钟信号以产生第二时钟信号，边沿触发器在第二时钟信号的边沿传输数据。该触发单元的设计方法根据时钟控制信号的延迟条件，从多个不同类型的时钟门控电路选择时钟门控电路，不仅可以消除时钟门控电路产生的时钟信号的毛刺，而且可以减少时钟门控电路的逻辑元件数量和降低时钟门控电路的功耗，适用于任意数量边沿触发器的触发器组。