分数采样率转换器和锁相环
公开
摘要
本申请提供一种分数采样率转换器和锁相环，包括先进先出FIFO缓冲器、写逻辑、读逻辑和分数插值器。写逻辑用于以第一速率将输入数据样本写入FIFO。分数插值器被耦接以从FIFO接收输入数据样本，并且用于以第二速率生成相应的插值数据样本作为分数采样率转换器的输出。读逻辑旨在使FIFO缓冲器中的输入数据样本传输到分数插值器。第二速率和第一速率的比率是大于1的分数。
基本信息
专利标题 ：
分数采样率转换器和锁相环
专利标题（英）：
暂无
公开（公告）号 ：
CN114567320A
申请号 ：
CN202210108577.9
公开（公告）日 ：
2022-05-31
申请日 ：
2022-01-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
桑迪普·萨西拉贾·普拉布·J德巴斯什·布哈拉阿卡什·古普塔文卡塔·克里希·纳莫汉·潘奇雷蒂
申请人 ：
宁波奥拉半导体股份有限公司
申请人地址 ：
浙江省宁波市杭州湾新区滨海四路866号7幢二楼
代理机构 ：
上海晨皓知识产权代理事务所(普通合伙)
代理人 ：
成丽杰
优先权 ：
CN202210108577.9
主分类号 ：
H03L7/091
IPC分类号 ：
H03L7/091 H03L7/197
法律状态
2022-05-31 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
