用低速器件合成565兆毕特/秒最长线性移位寄存器序列的电...
专利权的终止未缴年费专利权终止
摘要
本发明是用低速器件合成565兆毕特/秒最长线性移位寄存器序列的电路。它属于一种产生高速M序列，用于高速数字通信系统及其测试仪表电路。本发明是由三部分电路组成。速率为■的M序列发生器、组合逻辑电路和并串变换电路。本发明的特点在于经过组合逻辑电路和并串变换电路后，构成产生速率高达565Mb/s的M序列电路。由于本发明是采用现有商用器件来实现的，所以利用本发明当序列长度m增加时，只是增加低速器件，而高速器件的耗用量总是不变的。
基本信息
专利标题 ：
用低速器件合成565兆毕特/秒最长线性移位寄存器序列的电路
专利标题（英）：
暂无
公开（公告）号 ：
CN85106753A
申请号 ：
CN85106753.0
公开（公告）日 ：
1986-12-31
申请日 ：
1985-09-10
授权号 ：
CN85106753B
授权日 ：
1988-06-29
发明人 ：
李秉钧
申请人 ：
邮电部第五研究所
申请人地址 ：
四川省成都市东风路一段22号
代理机构 ：
邮电部专利服务中心
代理人 ：
李东
优先权 ：
CN85106753.0
主分类号 ：
H03K5/156
IPC分类号 ：
H03K5/156 H03M9/00
法律状态
1993-01-20 ：
专利权的终止未缴年费专利权终止
1989-08-23 ：
授权
1988-06-29 ：
审定
1986-12-31 ：
公开
1986-12-24 ：
实质审查请求
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
