用于数字信号的延迟电路

被视为撤回的申请

摘要

用这种电路，可　在数字电路系统中产生选择等于取样周期非整数倍的总延迟，其中的数字电路系统通过由固定频率的取样信号(fa)所定时的模拟-数字转换器从带限的模拟信号中形成数字信号(ds)。它也是用于数字电路系统的时钟信号。该电路包含具有等于取样周期延迟(V)的数字延迟组件(V1)；乘法器(m1)，它将其输入与另一非整数倍的小于1的部分-b输入相乘；乘法器(m2)，它将其输入与另一输入因子(1-b)相乘；一加法器(a1)以及由取样信号(fa)定时的峰值滤波器。

基本信息

专利标题：

用于数字信号的延迟电路

专利标题（英）：

暂无

公开（公告）号：

CN85107301A

申请号：

CN85107301

公开（公告）日：

1986-07-09

申请日：

1985-10-07

授权号：

暂无

授权日：

暂无

发明人：

索恩克·麦加特雷纳·施威尔

申请人：

联邦德国ITT工业股份有限公司

申请人地址：

联邦德国7800弗赖堡·邮政号840·翰斯邦特街19号

代理机构：

中国国际贸易促进委员会专利代理部

代理人：

余刚

优先权：

CN85107301

主分类号：

H03K5/13

IPC分类号：

H03K5/13