二～十进制加法器电路
专利权的终止未缴年费专利权终止
摘要
用于把两个BCD编码的操作数相加并产生BCD编码的求和的BCD加法器电路，包括一个作为第一级的并联的全加器电路组，该级从操作数和预校正因数产生一个中间和向量和中间进位向量。BCD加法器电路的第二级包括先行进位加法器电路，其输入端接收中间和向量及中间进位向量，产生一个传输向量及一个最后的进位向量。BCD加法器电路的第三级根据输入的中间进位向量和最后进位向量的位有条件地修改传输向量，形成BCD编码和。
基本信息
专利标题 ：
二～十进制加法器电路
专利标题（英）：
暂无
公开（公告）号 ：
CN1031613A
申请号 ：
CN88104229.3
公开（公告）日 ：
1989-03-08
申请日 ：
1988-07-09
授权号 ：
CN1014188B
授权日 ：
1991-10-02
发明人 ：
马修·J·阿迪里塔弗吉尼亚·C·拉迈尔
申请人 ：
计数设备公司
申请人地址 ：
美国马萨诸塞州
代理机构 ：
中国国际贸易促进委员会专利代理部
代理人 ：
栾本生
优先权 ：
CN88104229.3
主分类号 ：
G06F7/50
IPC分类号 ：
G06F7/50
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F7/00
通过待处理的数据的指令或内容进行运算的数据处理的方法或装置
G06F7/38
只利用数制表示，例如利用二进制、三进制、十进制表示来完成计算的方法或装置
G06F7/48
应用非形成接触器件的，例如，电子管、固体器件；应用非特定的器件的
G06F7/50
进行加法的；进行减法的
法律状态
1995-08-30 ：
专利权的终止未缴年费专利权终止
1992-06-24 ：
授权
1991-10-02 ：
审定
1989-10-04 ：
实质审查请求
1989-03-08 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1014188B.PDF
PDF下载
2、
CN1031613A.PDF
PDF下载
