验证内核数据总线的设备、方法和数据结构
专利申请的视为撤回
摘要
用于验证基于微处理器的被测部件的数据总线的设备、方法和数据结构，其中，将其位数为数据总线宽度一半的位模式与另一位模式(或与所述位模式互补或与所述位模式相同)一起施加到数据总线上。对数据总线上导出的位模式的评价使得对数据总线全部宽度的验证成为可能，如果报告无故障的话，这不仅省去了由操作者对数据总线的探测，而且也省去了数据总线诊断。最佳位模式序列的特定的数据结构避免了将任何数据线上的故障报告为合格。
基本信息
专利标题 ：
验证内核数据总线的设备、方法和数据结构
专利标题（英）：
暂无
公开（公告）号 ：
CN1043019A
申请号 ：
CN89108771.0
公开（公告）日 ：
1990-06-13
申请日 ：
1989-11-21
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
布鲁斯·T·怀特约翰·D·波尔斯特拉克雷格·V·约翰逊
申请人 ：
约翰弗兰克制造公司
申请人地址 ：
美国华盛顿州
代理机构 ：
中国专利代理有限公司
代理人 ：
何耀煌
优先权 ：
CN89108771.0
主分类号 ：
G06F11/22
IPC分类号 ：
G06F11/22
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F11/00
错误检测；错误校正；监控
G06F11/22
在准备运算或者在空闲时间期间内，通过测试作故障硬件的检测或定位
法律状态
1994-08-17 ：
专利申请的视为撤回
1991-11-27 ：
实质审查请求已生效的专利申请
1990-06-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
