以微处理器为基础的数字同期系统
专利申请的视为撤回
摘要
根据本发明的以微处理器为基础的同期装置提供了以一个断路器互连的两条母线的电压之间的重叠的推导以及在这一重叠中的增加或减小以便提前确定什么时候在两个电压之间的重合将会出现，并且以断路器的合闸所需的精确时间延时为基础指令它的闭合。系统允许选择不同模式：自动，操作员监视，当出现断电的母线时及时地引入一台发电机，或者母线对母线同期。提供了测试。有关测量到的断路器合闸时间的信息对于以后的操作有用。
基本信息
专利标题 ：
以微处理器为基础的数字同期系统
专利标题（英）：
暂无
公开（公告）号 ：
CN1051632A
申请号 ：
CN90108987.7
公开（公告）日 ：
1991-05-22
申请日 ：
1990-11-07
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
戴维·R·马克厄斯约翰·H·贝德纳里克
申请人 ：
西屋电气公司
申请人地址 ：
美国宾夕法尼亚
代理机构 ：
中国国际贸易促进委员会专利代理部
代理人 ：
冯赓瑄
优先权 ：
CN90108987.7
主分类号 ：
G06F15/56
IPC分类号 ：
G06F15/56 H02J3/40
法律状态
1999-02-10 ：
专利申请的视为撤回
1992-12-23 ：
实质审查请求已生效的专利申请
1991-05-22 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
