用于集成电路内微控制器的弱上拉禁止方法及其机构
专利权的终止
摘要
本发明涉及一种弱上拉禁止方法和与合并入集成电路内的微控制器连用的弱上拉禁止机构。弱上拉禁止机构合并入包含微控制器的集成电路内。该机构禁止微控制器Ｉ／Ｏ缓冲器的弱上拉。弱上拉用于把相关联端口的电压拉高。通过这样禁止弱上拉，取消了在输入模式时吸收电流的驱动器。因有了弱上拉禁止机构所以不需要外部驱动器，降低了集成电路的电能消耗。
基本信息
专利标题 ：
用于集成电路内微控制器的弱上拉禁止方法及其机构
专利标题（英）：
暂无
公开（公告）号 ：
CN1083286A
申请号 ：
CN93108997.2
公开（公告）日 ：
1994-03-02
申请日 ：
1993-07-21
授权号 ：
CN1059059C
授权日 ：
2000-11-29
发明人 ：
Ｊ·包尔斯Ｒ·沃勃兰
申请人 ：
先进显微设备股份有限公司
申请人地址 ：
美国德克萨斯
代理机构 ：
上海专利商标事务所
代理人 ：
沈昭坤
优先权 ：
CN93108997.2
主分类号 ：
H04B1/00
IPC分类号 ：
H04B1/00 H04B3/00 H02M1/00
法律状态
2013-09-11 ：
专利权的终止
未缴年费专利权终止号牌文件类型代码 : 1605
号牌文件序号 : 101517341326
IPC(主分类) : H04B 1/00
专利号 : ZL931089972
申请日 : 19930721
授权公告日 : 20001129
终止日期 : 20120721
号牌文件序号 : 101517341326
IPC(主分类) : H04B 1/00
专利号 : ZL931089972
申请日 : 19930721
授权公告日 : 20001129
终止日期 : 20120721
2000-11-29 ：
授权
1995-11-08 ：
实质审查请求的生效
1994-03-02 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
