一种∑－Δ调制器对其第一级电路的反馈信号的频率特性在调制器的半时钟频率ｆｓ／２上进行衰减。不需复杂的高频振动电路便可使调制器实际上消除先前∑－Δ调制器中特有的带内音调。在实施例中，∑－Δ调制器中包括有一个在反馈环路内的两抽头ＦＩＲ滤波器。该ＦＩＲ滤波器对第二级电路输出中的过渡沿进行平滑。这种电路结构既可应用于数模转换器的∑－Δ调制器中，也可应用于模数转换器的∑－Δ调制器中。